Simulation methodology for considering delamination and bonding pullout in a SiC MOSFET chip during the short-circuit phase - Université de Pau et des Pays de l'Adour
Communication Dans Un Congrès Année : 2021

Simulation methodology for considering delamination and bonding pullout in a SiC MOSFET chip during the short-circuit phase

Domaines

Energie électrique Electronique Génie des procédés

Antoine SILVESTRE de FERRON  : Connectez-vous pour contacter le contributeur

https://univ-pau.hal.science/hal-03478169

Soumis le : lundi 13 décembre 2021-18:55:46

Dernière modification le : jeudi 23 novembre 2023-10:22:49

Fichier non déposé

Dates et versions

hal-03478169 , version 1 (13-12-2021)

Identifiants

  • HAL Id : hal-03478169 , version 1

Citer

Yannick Dumollard, Emmanuel Batista, Jean-Marc Dienot, Laurent Pecastaing. Simulation methodology for considering delamination and bonding pullout in a SiC MOSFET chip during the short-circuit phase. 12th IEEE International Symposium on Power Electronics for Distributed Generation Systems, Jun 2021, Virtual, United States. ⟨hal-03478169⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UNIV-PAU SIAME
12 Consultations
0 Téléchargements

Partager

More